Autor der Publikation

Thermal Impacts of Leakage Power in 2D/3D floorplanning.

, , , und . Journal of Circuits, Systems, and Computers, 19 (7): 1483-1495 (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Floorplanning with Abutment Constraints and L-Shaped/T-Shaped Blocks based on Corner Block List., , , , , und . DAC, Seite 770-775. ACM, (2001)A buffer planning algorithm for chip-level floorplanning., , , , , , und . Sci. China Ser. F Inf. Sci., 47 (6): 763-776 (2004)Corner block list representation and its application with boundary constraints., , , , , und . Sci. China Ser. F Inf. Sci., 47 (1): 1-19 (2004)Novel and efficient min cut based voltage assignment in gate level., , , , , und . ISQED, Seite 150-155. IEEE, (2011)Shift-based Primitives for Efficient Convolutional Neural Networks., , , und . CoRR, (2018)An integrated floorplanning with an efficient buffer planning algorithm., , , , , , und . ISPD, Seite 136-142. ACM, (2003)VLSI floorplanning with boundary constraints based on corner block list., , , , , und . ASP-DAC, Seite 509-514. ACM, (2001)LP based white space redistribution for thermal via planning and performance optimization in 3D ICs., , , , und . ASP-DAC, Seite 209-212. IEEE, (2008)Rethinking thermal via planning with timing-power-temperature dependence for 3D ICs., , , , , und . ASP-DAC, Seite 261-266. IEEE, (2011)Automatic enhanced CDFG generation based on runtime instrumentation., , , und . CSCWD, Seite 92-97. IEEE, (2013)