( en | de | ru )

 

Disambiguierung von "Cheng, Ching-Hwa"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Live Demonstration: A Portable Four-Lenses Panoramic-Stereo Endoscope System Development.

, und . BioCAS, Seite 243. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Wei-Hwa Cheng

Ching-Cheng Hsu

Wilhelm Ching

Paisal Chingduang

Ching-Ching Pan

 

Weitere Publikationen von Autoren mit dem selben Namen

CKVdd: A Clock-Controlled Self-Stabilized Voltage Technique for Reducing Dynamic Power in CMOS Digital Circuits., und . IEICE Trans. Electron., 92-C (4): 391-400 (2009)A panoramic endoscope design and implementation for Minimally Invasive Surgery., und . ISCAS, Seite 453-456. IEEE, (2014)Fine resolution double edge clipping with calibration technique for built-in at-speed delay testing., , , und . ASP-DAC, Seite 367-368. IEEE, (2010)Novel Techniques for Improving Testability Analysis., , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 85-A (12): 2901-2912 (2002)A hierarchy multiple-voltage design technique for low-power performance-manageable bio-chips., und . ICCE-TW, Seite 1-2. IEEE, (2016)Fine resolution double edge clipping with calibration technique for built-in at-speed delay testing., , und . ITC, Seite 1. IEEE Computer Society, (2009)Low-Speed Scan Testing of Charge-Sharing Faults for CMOS Domino Circuits., , , und . DFT, Seite 329-337. IEEE Computer Society, (2000)Built-in fine resolution clipping with calibration technique for high-speed testing by using wireless testers., und . DSN Workshops, Seite 81-84. IEEE Computer Society, (2011)Dynamic voltage domain assignment technique for low power performance manageable cell based design., , , und . ASP-DAC, Seite 359-360. IEEE, (2010)Dual-phase pipeline circuit design automation with a built-in performance adjusting mechanism., , , , und . ASP-DAC, Seite 85-86. IEEE, (2011)