( en | de | ru )

 

Disambiguierung von "Bosio, Alberto"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Analysis and Fault Modeling of Actual Resistive Defects in ATMEL TSTACTM eFlash Memories.

, , , , , , , , und . J. Electron. Test., 28 (2): 215-228 (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sara Bosio

Andreas Bosio

Vera Bosio

Alberto Moreira

Alberto Coda

 

Weitere Publikationen von Autoren mit dem selben Namen

Effect-cause intra-cell diagnosis at transistor level., , , , , , und . ISQED, Seite 460-467. IEEE, (2013)Towards approximation during test of Integrated Circuits., , , , , und . DDECS, Seite 28-33. IEEE, (2017)Synthesis of Finite State Machines on Memristor Crossbars., , , , , und . DDECS, Seite 107-112. IEEE, (2018)Emerging Computing Devices: Challenges and Opportunities for Test and Reliability*., , , , , , , , , und 2 andere Autor(en). ETS, Seite 1-10. IEEE, (2021)Resilience-Performance Tradeoff Analysis of a Deep Neural Network Accelerator., , , , , und . DDECS, Seite 181-186. IEEE, (2023)AdequateDL: Approximating Deep Learning Accelerators., , , , , , und . DDECS, Seite 37-40. IEEE, (2021)Selective Hardening of Critical Neurons in Deep Neural Networks., , , , , und . DDECS, Seite 136-141. IEEE, (2022)Fast Bridging Fault Diagnosis using Logic Information., , , , , und . ATS, Seite 33-38. IEEE, (2007)A Logic Cell Design and routing Methodology Specific to VNWFET., , , , , , , und . NEWCAS, Seite 460-464. IEEE, (2022)Testing approximate digital circuits: Challenges and opportunities., , , , und . LATS, Seite 1-6. IEEE, (2018)