Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

The Sleep Deprivation Attack in Sensor Networks: Analysis and Methods of Defense., , , , , und . IJDSN, 2 (3): 267-287 (2006)Leveraging value locality for efficient design of a hybrid cache in multicore processors., , , und . ICCAD, Seite 1-8. IEEE, (2017)Performance aware secure code partitioning., , und . DATE, Seite 1122-1127. EDA Consortium, San Jose, CA, USA, (2007)Memory bank aware dynamic loop scheduling., , , und . DATE, Seite 1671-1676. EDA Consortium, San Jose, CA, USA, (2007)Adaptive prefetching for shared cache based chip multiprocessors., , und . DATE, Seite 773-778. IEEE, (2009)Using data replication to reduce communication energy on chip multiprocessors., , , und . ASP-DAC, Seite 769-772. ACM Press, (2005)Optimizing embedded applications using programmer-inserted hints., und . ASP-DAC, Seite 157-160. ACM Press, (2005)FUSE: Fusing STT-MRAM into GPUs to Alleviate Off-Chip Memory Access Overheads., , und . HPCA, Seite 426-439. IEEE, (2019)Soft errors issues in low-power caches., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 13 (10): 1157-1166 (2005)Taking Garbage Collection Overheads Off the Critical Path in SSDs., , und . Middleware, Volume 7662 von Lecture Notes in Computer Science, Seite 164-186. Springer, (2012)