Autor der Publikation

PDNOC: An Efficient Partially Diagonal Network-on-Chip Design.

, , , , und . PPAM (1), Volume 8384 von Lecture Notes in Computer Science, Seite 513-522. Springer, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Operating System Processor Scheduler Design for Future Chip Multiprocessor., , , und . ARCS Workshops, Seite 69-76. VDE Verlag, (2010)DBFS: Dual Best-First Search Mapping Algorithm for Shared-Cache Multicore Processors., und . ICA3PP (1), Volume 9528 von Lecture Notes in Computer Science, Seite 185-198. Springer, (2015)A high-efficiency low-cost heterogeneous 3D network-on-chip design., , , und . NoCArc@MICRO, Seite 37-42. ACM, (2012)Exploration of a Heterogeneous Concentrated-Sparse On-Chip Interconnect for Energy Efficient Multicore Architecture., , und . CIT, Seite 204-211. IEEE Computer Society, (2014)Exploration of heuristic scheduling algorithms for 3D multicore processors., , , und . Map2MPSoC/SCOPES, Seite 22-31. ACM, (2012)Process scheduling for future multicore processors., , und . INA-OCMC@HiPEAC, Seite 15-18. ACM, (2011)Optimal memory controller placement for chip multiprocessor., , und . CODES+ISSS, Seite 217-226. ACM, (2011)Change Function of 2D/3D Network-on-Chip., , , , und . CIT, Seite 181-188. IEEE Computer Society, (2011)Detection of Lung Contour with Closed Principal Curve and Machine Learning., , , , , und . J. Digit. Imaging, 31 (4): 520-533 (2018)Tree-model based mapping for energy-efficient and low-latency Network-on-Chip., , , und . DDECS, Seite 189-192. IEEE Computer Society, (2010)