( en | de | ru )

 

Disambiguierung von "Salami, Behzad"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Accelerating Hash-Based Query Processing Operations on FPGAs by a Hash Table Caching Technique.

, , , , und . CARLA, Volume 697 von Communications in Computer and Information Science, Seite 131-145. (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Maysam Salami

Behzad Abrar

Behzad Nashat

Behzad Alafzadeh

Faramarz Behzad

 

Weitere Publikationen von Autoren mit dem selben Namen

LEGaTO: Low-Energy, Secure, and Resilient Toolset for Heterogeneous Computing., , , , , , , , , und 35 andere Autor(en). CoRR, (2019)On the Impact of Device-Level Techniques on Energy-Efficiency of Neural Network Accelerators., und . CoRR, (2021)Understanding Power Consumption and Reliability of High-Bandwidth Memory with Voltage Underscaling., , , , , und . DATE, Seite 517-522. IEEE, (2021)Evaluating Built-In ECC of FPGA On-Chip Memories for the Mitigation of Undervolting Faults., , und . PDP, Seite 242-246. IEEE, (2019)A Novel FPGA-Based High Throughput Accelerator For Binary Search Trees., , , , , und . HPCS, Seite 612-619. IEEE, (2019)LEGaTO: first steps towards energy-efficient toolset for heterogeneous computing., , , , , , , , , und 26 andere Autor(en). SAMOS, Seite 210-217. ACM, (2018)A multi-bitwatermark generation algorithm with properties of error correction., und . Communication, Network, and Information Security, Seite 44-49. IASTED/ACTA Press, (2006)Understanding Read Disturbance in High Bandwidth Memory: An Experimental Analysis of Real HBM2 DRAM Chips., , , , , , , , und . CoRR, (2023)Fault Characterization Through FPGA Undervolting., , und . FPL, Seite 85-88. IEEE Computer Society, (2018)PiDRAM: An FPGA-based Framework for End-to-end Evaluation of Processing-in-DRAM Techniques., , , , , , und . ISVLSI, Seite 267-272. IEEE, (2022)