( en | de | ru )

 

Disambiguierung von "Dhar, Shounak"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
DREAMPlace: Deep Learning Toolkit-Enabled GPU Acceleration for Modern VLSI Placement.

, , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 40 (4): 748-761 (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tulika Dhar

Jawaharlal Dhar

Rajkumar Dhar

Asok Dhar

Elavarasi Dharmalingam

Coordination of membran cytoskeleton interactions: role of syndapins and Abp 1 = Koordination von Membran-Zytoskelett-Interaktionen. Uni Jena, (2009)
 

Weitere Publikationen von Autoren mit dem selben Namen

DREAMPlace: Deep Learning Toolkit-Enabled GPU Acceleration for Modern VLSI Placement., , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 40 (4): 748-761 (2021)GDP: GPU accelerated Detailed Placement., und . HPEC, Seite 1-7. IEEE, (2018)An Effective Timing-Driven Detailed Placement Algorithm for FPGAs., , , , , und . ISPD, Seite 151-157. ACM, (2017)A shape-driven spreading algorithm using linear programming for global placement., , , und . ASP-DAC, Seite 563-568. ACM, (2019)Optical computing on silicon-on-insulator-based photonic integrated circuits., , , , , und . ASICON, Seite 472-475. IEEE, (2017)DREAMPlace: Deep Learning Toolkit-Enabled GPU Acceleration for Modern VLSI Placement., , , , , und . DAC, Seite 117. ACM, (2019)UTPlaceF: A Routability-Driven FPGA Placer With Physical and Congestion Aware Packing., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 37 (4): 869-882 (2018)UTPlaceF: a routability-driven FPGA placer with physical and congestion aware packing., , und . ICCAD, Seite 66. ACM, (2016)Detailed placement for modern FPGAs using 2D dynamic programming., , , , und . ICCAD, Seite 9. ACM, (2016)FPGA Accelerated FPGA Placement., , , und . FPL, Seite 404-410. IEEE, (2019)