( en | de | ru )

 

Disambiguierung von "Niu, Dimin"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
DRAF: A Low-Power DRAM-Based Reconfigurable Acceleration Fabric.

, , , , , , und . ISCA, Seite 506-518. IEEE Computer Society, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jier Niu

Heinrich Dimingen

Chaowei Niu

Xinyu Niu

Wenjun Niu

 

Weitere Publikationen von Autoren mit dem selben Namen

3DLAT: TSV-based 3D ICs crosstalk minimization utilizing Less Adjacent Transition code., , , und . ASP-DAC, Seite 762-767. IEEE, (2014)Design of cross-point metal-oxide ReRAM emphasizing reliability and cost., , , , und . ICCAD, Seite 17-23. IEEE, (2013)MPU: Memory-centric SIMT Processor via In-DRAM Near-bank Computing., , , , , und . ACM Trans. Archit. Code Optim., 20 (3): 40:1-40:26 (September 2023)OpSparse: A Highly Optimized Framework for Sparse General Matrix Multiplication on GPUs., , , , , , und . IEEE Access, (2022)A Hybrid solid-state storage architecture for the performance, energy consumption, and lifetime improvement., , , , , , und . HPCA, Seite 1-12. IEEE Computer Society, (2010)Practical Near-Data-Processing Architecture for Large-Scale Distributed Graph Neural Network., , , , , , und . IEEE Access, (2022)COMB-MCM: Computing-on-Memory-Boundary NN Processor with Bipolar Bitwise Sparsity Optimization for Scalable Multi-Chiplet-Module Edge Machine Learning., , , , , , , , , und 6 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2022)Overcoming the challenges of crossbar resistive memory architectures., , , , , , und . HPCA, Seite 476-488. IEEE Computer Society, (2015)Energy and performance driven circuit design for emerging phase-change memory., , , und . ASP-DAC, Seite 193-198. IEEE, (2010)Modeling and design analysis of 3D vertical resistive memory - A low cost cross-point architecture., , , und . ASP-DAC, Seite 825-830. IEEE, (2014)