Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Cross-matching caches: Dynamic timing calibration and bit-level timing-failure mask caches to reduce timing discrepancies with low voltage processors.

P. Wang, S. Tsai, R. Tanjung, T. Lin, J. Wang, und T. Chen. Integr., (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Christopher Tay

Sarab Tay

Lin Lin

Weitere Publikationen von Autoren mit dem selben Namen

Variation-aware and adaptive-latency accesses for reliable low voltage caches.P. Wang, W. Cheng, Y. Yu, T. Kao, C. Tsai, P. Chang, T. Lin, J. Wang, und T. Chen. VLSI-SoC, Seite 358-363. IEEE, (2013)Cross-matching caches: Dynamic timing calibration and bit-level timing-failure mask caches to reduce timing discrepancies with low voltage processors.P. Wang, S. Tsai, R. Tanjung, T. Lin, J. Wang, und T. Chen. Integr., (2016)Improving energy efficiency of functional units by exploiting their data-dependent latency.S. Ou, Y. Lin, T. Lin, und C. Liu. ISCAS, Seite 4165-4168. IEEE, (2010)An efficient 2-D DWT architecture via resource cycling.T. Lin, und C. Jen. ISCAS (4), Seite 914-917. IEEE, (2001)ULV-Turbo Cache for an Instantaneous Performance Boost on Asymmetric Architectures.P. Wang, Y. Chien, S. Tsai, X. Lin, R. Tanjung, Y. Lin, S. Syu, T. Lin, J. Wang, und T. Chen. IEEE Trans. Very Large Scale Integr. Syst., 25 (12): 3341-3354 (2017)Zero-Counting and Adaptive-Latency Cache Using a Voltage-Guardband Breakthrough for Energy-Efficient Operations.P. Wang, W. Cheng, Y. Yu, T. Kao, C. Tsai, P. Chang, T. Lin, J. Wang, und T. Chen. IEEE Trans. Circuits Syst. II Express Briefs, 63-II (10): 969-973 (2016)Near-Threshold CORDIC Design with Dynamic Circuitry for Long-Standby IoT Applications.P. Chou, Y. Fang, B. Chen, C. Liu, T. Lin, und J. Wang. SoCC, Seite 250-253. IEEE, (2018)A Low-Area, Low-Power, and Low-Leakage Error-Detecting Latch for Timing-Error Resilient System Designs.C. Liu, Z. Chang, S. Wei, J. Wang, und T. Lin. SoCC, Seite 1-6. IEEE, (2018)A 0.21V 40nm NAND-ROM for IoT Sensing Systems with Long Standby Periods.J. Wang, C. Xue, C. Liu, und T. Lin. ISCAS, Seite 1-4. IEEE, (2020)Low power fixed-latency DSP accelerator with autonomous minimum energy tracking (AMET).C. Huang, W. Chen, K. Chang, Y. Ting, K. Hsu, Y. Pan, C. Chen, Y. Chu, T. Lin, und J. Wang. Hot Chips Symposium, Seite 1. IEEE, (2014)

BibSonomy

Disambiguierung von "Lin, Tay-Jyi"

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Christopher Tay

Sarab Tay

Lin Lin

Lin Lin

Lin Lin

Weitere Publikationen von Autoren mit dem selben Namen

Disambiguierung