( en | de | ru )

 

Disambiguierung von "Natarajan, Suriyaprakash"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Path coverage based functional test generation for processor marginality validation.

, , , und . ITC, Seite 544-552. IEEE Computer Society, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kasyap Natarajan

Paruthiure Natarajan

Arupon Natarajan

Natarajan Thiagarajan

 

Weitere Publikationen von Autoren mit dem selben Namen

DEFCON: Defect Acceleration through Content Optimization., , , , und . ITC, Seite 298-304. IEEE, (2022)A Model Study of Defects and Faults in Embedded Spin Transfer Torque (STT) MRAM Arrays., , , , und . ATS, Seite 187-192. IEEE Computer Society, (2015)A defect tolerance framework for improving yield., , und . DAC, Seite 847-852. ACM, (2022)Scalable and efficient analog parametric fault identification., , , und . ICCAD, Seite 387-392. IEEE, (2013)Every test makes a difference: Compressing analog tests to decrease production costs., , und . ASP-DAC, Seite 539-544. IEEE, (2016)Using Fault Detection Tests to Produce Diagnostic Tests Targeting Large Sets of Candidate Faults., , , , , und . ATS, Seite 120-125. IEEE, (2022)On Accelerating Path Delay Fault Simulation of Long Test Sequences., , , , und . ITC, Seite 1-9. IEEE Computer Society, (2008)HardCompress: A Novel Hardware-based Low-power Compression Scheme for DNN Accelerators., , , , , und . ISQED, Seite 457-462. IEEE, (2021)SAT-ATPG Generated Multi-Pattern Scan Tests for Cell Internal Defects: Coverage Analysis for Resistive Opens and Shorts., , , , , , , und . ITC, Seite 1-10. IEEE, (2020)Fast eye diagram analysis for high-speed CMOS circuits., , , , und . DATE, Seite 1377-1382. ACM, (2015)