( en | de | ru )

 

Disambiguierung von "Galivanche, Rajesh"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Path coverage based functional test generation for processor marginality validation.

, , , und . ITC, Seite 544-552. IEEE Computer Society, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Rajesh Saiju

Hybrid Power System Modelling - Simulation and Energy Management Unit Development. Uni Kassel, (2008)

Rajesh Chitta

Rajesh Saiju

Rajesh Narasimha

Rajesh Kolli

 

Weitere Publikationen von Autoren mit dem selben Namen

Global Signal Vulnerability (GSV) Analysis for Selective State Element Hardening in Modern Microprocessors., , , und . IEEE Trans. Computers, 61 (10): 1361-1370 (2012)Test Roles in Diagnosis and Silicon Debug., , , , , , und . ATS, Seite 367. IEEE, (2007)A low-cost concurrent error detection technique for processor control logic., , , , und . DATE, Seite 897-902. ACM, (2008)Scalable Approach for Power Droop Reduction During Scan-Based Logic BIST., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 25 (1): 238-246 (2017)Low Cost Concurrent Error Detection Strategy for the Control Logic of High Performance Microprocessors and Its Application to the Instruction Decoder., , , , , und . J. Electron. Test., 29 (3): 401-413 (2013)Session Abstract., und . VTS, Seite 422-423. IEEE Computer Society, (2006)Guest Editors' Introduction: Special Section on Concurrent On-Line Testing and Error/Fault Resilience of Digital Systems., und . IEEE Trans. Computers, 60 (9): 1217-1218 (2011)Function-Inherent Code Checking: A New Low Cost On-Line Testing Approach for High Performance Microprocessor Control Logic., , , , und . ETS, Seite 171-176. IEEE Computer Society, (2008)Testing in the year 2020., , und . DATE, Seite 960-965. EDA Consortium, San Jose, CA, USA, (2007)Path coverage based functional test generation for processor marginality validation., , , und . ITC, Seite 544-552. IEEE Computer Society, (2010)