( en | de | ru )

 

Disambiguierung von "Gherman, Valentin"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Scan design with shadow flip-flops for low performance overhead and concurrent delay fault detection.

, , , , und . DATE, Seite 1077-1082. EDA Consortium San Jose, CA, USA / ACM DL, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Valentin Gherman

Bogdan Gherman

Ilia Gherman

Valentin Köppert

Valentin Riedl

 

Weitere Publikationen von Autoren mit dem selben Namen

Efficient Pattern Mapping for Deterministic Logic BIST., , , , , und . ITC, Seite 48-56. IEEE Computer Society, (2004)Error-correction schemes with erasure information for fast memories., und . ETS, Seite 1-6. IEEE Computer Society, (2013)System-level hardware-based protection of memories against soft-errors., , , , und . DATE, Seite 1222-1225. IEEE, (2009)Error Correction Schemes with Erasure Information for Fast Memories., , und . J. Electron. Test., 30 (2): 183-192 (2014)Shadow-scan design with low latency overhead and in-situ slack-time monitoring., , , , , , und . ETS, Seite 1-6. IEEE, (2014)Error prediction based on concurrent self-test and reduced slack time., , , , und . DATE, Seite 1626-1631. IEEE, (2011)Smart Write Algorithm to Enhance Performances and Reliability of an RRAM Macro., , , , , , , , , und 8 andere Autor(en). IEEE J. Solid State Circuits, 59 (9): 3045-3057 (September 2024)Memory reliability improvements based on maximized error-correcting codes., , und . European Test Symposium, Seite 1-6. IEEE Computer Society, (2012)Synthesis of irregular combinational functions with large don't care sets., , , , und . ACM Great Lakes Symposium on VLSI, Seite 287-292. ACM, (2007)Scan design with shadow flip-flops for low performance overhead and concurrent delay fault detection., , , , und . DATE, Seite 1077-1082. EDA Consortium San Jose, CA, USA / ACM DL, (2013)