( en | de | ru )

 

Disambiguierung von "Gharehbaghi, Amir Masoud"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Aggressive overclocking support using a novel timing error recovery technique on FPGAs (abstract only).

, , und . FPGA, Seite 288. ACM, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Amir Masoud Hossini

Amir Masoud Vahdat

Hassan Gharehbaghi

Masoud Khiabanchian

Masoud Ansari

 

Weitere Publikationen von Autoren mit dem selben Namen

Debugging from high level down to gate level., , und . DAC, Seite 627-630. ACM, (2009)Signal Selection Methods for Efficient Multi-Target Correction., , und . ISCAS, Seite 1-5. IEEE, (2019)Transaction-based debugging of system-on-chips with patterns., und . ICCD, Seite 186-192. IEEE Computer Society, (2009)A new approach for selecting inputs of logic functions during debug., und . ISQED, Seite 166-173. IEEE, (2017)Global transaction ordering in Network-on-Chips for post-silicon validation., und . ISQED, Seite 284-289. IEEE, (2011)Test pattern generation for multiple stuck-at faults not covered by test patterns for single faults., , , und . ISCAS, Seite 1-4. IEEE, (2017)An Incremental Automatic Test Pattern Generation Method for Multiple Stuck-at Faults., , und . VTS, Seite 1-6. IEEE, (2019)Specification and formal verification of power gating in processors., und . ISQED, Seite 604-610. IEEE, (2014)Formal verification guided automatic design error diagnosis and correction of complex processors., und . HLDVT, Seite 121-127. IEEE Computer Society, (2011)Synthesis and Optimization of Multiple Portions of Circuits for ECO based on Set-Covering and QBF Formulations., , , , und . DATE, Seite 744-749. IEEE, (2020)