( en | de | ru )

 

Disambiguierung von "Biagioni, Andrea"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Towards EXtreme scale technologies and accelerators for euROhpc hw/Sw supercomputing applications for exascale: The TEXTAROSSA approach.

, , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , und . Microprocess. Microsystems, (November 2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Andrea Witzenrath

Risikofaktoren für abdominelle Komplikationen nach kardiopulmonalem Bypass. Uni Erlangen-Nürnberg, (2009)

Andrea Rottach

Analysis of the cell cycle dependent dynamics of Dnmt1 and Np95 in living cells. Uni München, (2009)

Andrea Hruby

Die MAPKKK Bck1p des Zellwand-Integritätssignalwegs in der Bäckerhefe Saccharomyces cerevisiae. Uni Münster, (2009)

Michaela Andrea Fingas

Resultate nach radikaler Prostatektomie bei Patienten mit einem Prostatakarzinom Gleason 7-10. Uni Marburg, (2009)

Andrea Wätzig

 

Weitere Publikationen von Autoren mit dem selben Namen

Distributed simulation of polychronous and plastic spiking neural networks: strong and weak scaling of a representative mini-application benchmark executed on a small-scale commodity cluster., , , , , , , , , und . CoRR, (2013)Design and implementation of a modular, low latency, fault-aware, FPGA-based network interface., , , , , , , , , und . ReConFig, Seite 1-6. IEEE, (2013)ASIP acceleration for virtual-to-physical address translation on RDMA-enabled FPGA-based network interfaces., , , , , , , , , und 2 andere Autor(en). Future Gener. Comput. Syst., (2015)Real-Time Cortical Simulations: Energy and Interconnect Scaling on Distributed Systems., , , , , , , , , und 4 andere Autor(en). PDP, Seite 283-290. IEEE, (2019)Impact of exponential long range and Gaussian short range lateral connectivity on the distributed simulation of neural networks including up to 30 billion synapses., , , , , , , , , und . CoRR, (2015)Virtual-to-Physical address translation for an FPGA-based interconnect with host and GPU remote DMA capabilities., , , , , , , , , und . FPT, Seite 58-65. IEEE, (2013)APEnet+: a 3D toroidal network enabling Petaflops scale Lattice QCD simulations on commodity clusters, , , , , , , , , und 4 andere Autor(en). CoRR, (2010)The Distributed Network Processor: a novel off-chip and on-chip interconnection network architecture, , , , , , , , , und . CoRR, (2012)NaNet: a flexible and configurable low-latency NIC for real-time trigger systems based on GPUs., , , , , , , , , und 3 andere Autor(en). CoRR, (2013)The Brain on Low Power Architectures - Efficient Simulation of Cortical Slow Waves and Asynchronous States., , , , , , , , , und 3 andere Autor(en). PARCO, Volume 32 von Advances in Parallel Computing, Seite 760-769. IOS Press, (2017)