( en | de | ru )

 

Disambiguierung von "Chiou, Lih-Yih"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Hardware architecture and VLSI implementation of a low-power high-performance polyphase channelizer with applications to subband adaptive filtering.

, , , , , , und . ICASSP (5), Seite 97-100. IEEE, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Franz Lihl

Min-Ching Chiou

Irmgard Chiout

Yiheyis Tasissa

Gabriel Yihune

 

Weitere Publikationen von Autoren mit dem selben Namen

Ultra-Low Standby Power SRAM with Adaptive Data-Retention-Voltage-Regulating Scheme., , , und . ISCAS, Seite 1-4. IEEE, (2018)A Reliable Delay-Based Physical Unclonable Function with Dark-Bit Avoidance., , und . ISCAS, Seite 1-4. IEEE, (2019)A Data-Traffic Aware Dynamic Power Management for General-Purpose Graphics Processing Units., , und . ISCAS, Seite 1-5. IEEE, (2019)A Reliable Near-Threshold Voltage SRAM-Based PUF Utilizing Weight Detection Technique., , , und . VLSI-DAT, Seite 1-4. IEEE, (2021)Energy-efficient adaptive clocking dual edge sense-amplifier flip-flop., , und . ISCAS, IEEE, (2006)A Variation-Tolerant Bitline Leakage Sensing Scheme for Near-Threshold SRAMs., , , , und . VLSI-DAT, Seite 1-4. IEEE, (2019)Synthesis of Application-Specific Highly-Efficient Multi-Mode Systems for Low-Power Applications., , und . DATE, Seite 10096-10103. IEEE Computer Society, (2003)Write-energy-saving ReRAM-based nonvolatile SRAM with redundant bit-write-aware controller for last-level caches., , , , , , und . ISLPED, Seite 1-6. IEEE, (2017)Low-Power MCU With Embedded ReRAM Buffers as Sensor Hub for IoT Applications., , , , , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 6 (2): 247-257 (2016)A low store energy and robust ReRAM-based flip-flop for normally off microprocessors., , , , , , , , und . ISCAS, Seite 2803-2806. IEEE, (2016)