Autor der Publikation

Designing a 9.3μW Low-Power Time-to-Digital Converter (TDC) for a Time Assisted SAR ADC.

, , , und . SBCCI, Seite 1-6. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

AxPPA: Approximate Parallel Prefix Adders., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 31 (1): 17-28 (2023)Quality and Complexity Assessment of Learning-Based Image Compression Solutions., , , und . ICIP, Seite 599-603. IEEE, (2021)A low-cost and high efficiency entropy encoder architecture for H.264/AVC., , , , und . VLSI-SoC, Seite 117-122. IEEE, (2012)A tool for automatic design of analog circuits based on gm/ID methodology., , und . ISCAS, IEEE, (2006)A DC offset and CMRR analysis in a CMOS 0.35 µm operational transconductance amplifier using Pelgrom's area/accuracy tradeoff., und . Microelectron. J., 40 (9): 1281-1292 (2009)A Cross-Layer Gate-Level-to-Application Co-Simulation for Design Space Exploration of Approximate Circuits in HEVC Video Encoders., , , , , und . IEEE Trans. Circuits Syst. Video Technol., 30 (10): 3814-3828 (2020)Power-Efficient Sum of Absolute Differences Hardware Architecture Using Adder Compressors for Integer Motion Estimation Design., , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 64-I (12): 3126-3137 (2017)An Efficient Exponential Unit Designed in VLSI CMOS with Custom Operators., , , , , und . ICECS 2022, Seite 1-4. IEEE, (2022)An Efficient NLMS-based VLSI Architecture for Robust FECG Extraction and FHR Processing., , , , , und . ICECS, Seite 1-4. IEEE, (2020)T-shaped association of transistors: modeling of multiple channel lengths and regular associations., , , und . SBCCI, Seite 21-26. ACM, (2005)