Autor der Publikation

LogicNets: Co-Designed Neural Networks and Circuits for Extreme-Throughput Applications.

, , , und . FPL, Seite 291-297. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

DarwiNN: efficient distributed neuroevolution under communication constraints., , , und . GECCO Companion, Seite 141-142. ACM, (2020)LogicNets: Co-Designed Neural Networks and Circuits for Extreme-Throughput Applications., , , und . FPL, Seite 291-297. IEEE, (2020)Synetgy: Algorithm-hardware Co-design for ConvNet Accelerators on Embedded FPGAs., , , , , , , , , und 1 andere Autor(en). CoRR, (2018)Debugging FPGA-based packet processing systems through transaction-level communication-centric monitoring., , und . LCTES, Seite 129-136. ACM, (2009)Architectural Comparison of Instruments for Transaction Level Monitoring of FPGA-Based Packet Processing Systems., , und . FCCM, Seite 175-182. IEEE Computer Society, (2009)Efficient Error-Tolerant Quantized Neural Network Accelerators., , , , , , und . DFT, Seite 1-6. IEEE, (2019)Dataflow architectures for 10Gbps line-rate key-value-stores., und . Hot Chips Symposium, Seite 1-25. IEEE, (2013)Evolutionary bin packing for memory-efficient dataflow inference acceleration on FPGA., , , und . GECCO, Seite 1125-1133. ACM, (2020)SYQ: Learning Symmetric Quantization for Efficient Deep Neural Networks., , , und . CVPR, Seite 4300-4309. Computer Vision Foundation / IEEE Computer Society, (2018)ACCL+: an FPGA-Based Collective Engine for Distributed Applications., , , , , , , und . OSDI, Seite 211-231. USENIX Association, (2024)