Autor der Publikation

Flexible Instruction Set Architecture for Programmable Look-up Table based Processing-in-Memory.

, , , und . ICCD, Seite 66-73. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Design Space Exploration for Wireless NoCs Incorporating Irregular Network Routing., , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 33 (11): 1732-1745 (2014)What Can Ail Thee: New and Old Security Vulnerabilities of Wireless Datacenters., , , , und . GLOBECOM, Seite 1-7. IEEE, (2020)Flexible Instruction Set Architecture for Programmable Look-up Table based Processing-in-Memory., , , und . ICCD, Seite 66-73. IEEE, (2021)Implementation and Evaluation of Deep Neural Networks in Commercially Available Processing in Memory Hardware., , , , und . SOCC, Seite 1-6. IEEE, (2022)The IANET Hardware Accelerator for Audio and Visual Data Classification., , , und . SoCC, Seite 48-53. IEEE, (2020)A One-to-Many Traffic Aware Wireless Network-in-Package for Multi-Chip Computing Platforms., , , , und . SoCC, Seite 284-289. IEEE, (2018)Intra-chip Wireless Interconnect: The Road Ahead., , , , , , und . NoCArc@MICRO, Seite 3:1-3:6. ACM, (2017)An Interconnection Architecture for Seamless Inter and Intra-Chip Communication Using Wireless Links., , und . NOCS, Seite 2:1-2:8. ACM, (2015)Energy-efficient multicore chip design through cross-layer approach., , , , und . DATE, Seite 725-730. EDA Consortium San Jose, CA, USA / ACM DL, (2013)W1B: Application specific designs.. SoCC, Seite 1. IEEE, (2017)