( en | de | ru )

 

Disambiguierung von "Chou, Chia-Chen"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A case for Refresh Pausing in DRAM memory systems.

, , und . HPCA, Seite 627-638. IEEE Computer Society, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chia-Yu Chou

Chia-Dao Chen

Chia-yi Chen

Chia-Jen Chen

Chou-ay Chen

 

Weitere Publikationen von Autoren mit dem selben Namen

An initial attempt to improve spoken term detection by learning optimal weights for different indexing features., , , und . ICASSP, Seite 5278-5281. IEEE, (2010)CANDY: Enabling coherent DRAM caches for multi-node systems., , und . MICRO, Seite 35:1-35:13. IEEE Computer Society, (2016)BATMAN: techniques for maximizing system bandwidth of memory systems with stacked-DRAM., , und . MEMSYS, Seite 268-280. ACM, (2017)Refresh pausing in DRAM memory systems., , und . ACM Trans. Archit. Code Optim., 11 (1): 10:1-10:26 (2014)Reducing Refresh Power in Mobile Devices with Morphable ECC., , und . DSN, Seite 355-366. IEEE Computer Society, (2015)CAMEO: A Two-Level Memory Organization with Capacity of Main Memory and Flexibility of Hardware-Managed Cache., , und . MICRO, Seite 1-12. IEEE Computer Society, (2014)ACCORD: Enabling Associativity for Gigascale DRAM Caches by Coordinating Way-Install and Way-Prediction., , , und . ISCA, Seite 328-339. IEEE Computer Society, (2018)Reducing read latency of phase change memory via early read and Turbo Read., , , und . HPCA, Seite 309-319. IEEE Computer Society, (2015)A case for Refresh Pausing in DRAM memory systems., , und . HPCA, Seite 627-638. IEEE Computer Society, (2013)BEAR: techniques for mitigating bandwidth bloat in gigascale DRAM caches., , und . ISCA, Seite 198-210. ACM, (2015)