( en | de | ru )

 

Disambiguierung von "Kandemir, Mahmut T."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
License Forecasting and Scheduling for HPC.

, , , , , , , und . MASCOTS, Seite 1-8. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Melih Kandemir

Judith Kandemir

Yasemin Kandemir

Bahadir Kandemir

Mahmut Günay

 

Weitere Publikationen von Autoren mit dem selben Namen

FUSE: Fusing STT-MRAM into GPUs to Alleviate Off-Chip Memory Access Overheads., , und . HPCA, Seite 426-439. IEEE, (2019)Using data replication to reduce communication energy on chip multiprocessors., , , und . ASP-DAC, Seite 769-772. ACM Press, (2005)Optimizing embedded applications using programmer-inserted hints., und . ASP-DAC, Seite 157-160. ACM Press, (2005)Leveraging value locality for efficient design of a hybrid cache in multicore processors., , , und . ICCAD, Seite 1-8. IEEE, (2017)Multiverse: Dynamic VM Provisioning for Virtualized High Performance Computing Clusters., , , , , und . CCGRID, Seite 131-141. IEEE, (2020)Performance aware secure code partitioning., , und . DATE, Seite 1122-1127. EDA Consortium, San Jose, CA, USA, (2007)Memory bank aware dynamic loop scheduling., , , und . DATE, Seite 1671-1676. EDA Consortium, San Jose, CA, USA, (2007)Adaptive prefetching for shared cache based chip multiprocessors., , und . DATE, Seite 773-778. IEEE, (2009)Optimising power efficiency in trace cache fetch unit., , , und . IET Comput. Digit. Tech., 1 (4): 334-348 (2007)Selective Caching: Avoiding Performance Valleys in Massively Parallel Architectures., , und . PDP, Seite 290-298. IEEE, (2020)