( en | de | ru )

 

Disambiguierung von "Mattausch, Hans Jürgen"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Analysis of IGBT Charging/Discharging Mechanism for Accurate Compact Modeling.

, , , , , und . ISDCS, Seite 1-4. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hans Jürgen Mattausch

Gösta Mattausch

Rudolf Mattausch

Josef Mattausch

Josef Mattausch

 

Weitere Publikationen von Autoren mit dem selben Namen

Object tracking in video pictures based on image segmentation and pattern matching., , , , , und . ISCAS (4), Seite 3215-3218. IEEE, (2005)Energy-Efficient Hardware Implementation of Road-Lane Detection Based on Hough Transform with Parallelized Voting Procedure and Local Maximum Algorithm., , , , und . IEICE Trans. Inf. Syst., 102-D (6): 1171-1182 (2019)Realization of K-Nearest-Matches Search Capability in Fully-Parallel Associative Memories., , , , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 90-A (6): 1240-1243 (2007)Memory-based hardware-accelerated system for high-speed human detection., , und . Adv. Robotics, 28 (5): 317-327 (2014)Cluster-Based Prototype Learning System for Multiple Applications with Flexible HW/SW Codesign., und . PDCAT, Seite 416-419. IEEE, (2012)A coprocessor for clock-mapping-based nearest Euclidean distance search with feature vector dimension adaptability., , , , und . CICC, Seite 1-4. IEEE, (2014)Digital associative memory for word-parrallel Manhattan-distance-based vector quantization., , und . ESSCIRC, Seite 185-188. IEEE, (2012)Correlation method of circuit-performance and technology fluctuations for improved design reliability., , , , , , , , , und . ASP-DAC, Seite 39-44. ACM, (2001)K-means clustering algorithm for multimedia applications with flexible HW/SW co-design., und . J. Syst. Archit., 59 (3): 155-164 (2013)Resource-Efficient Object-Recognition Coprocessor With Parallel Processing of Multiple Scan Windows in 65-nm CMOS., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 26 (3): 431-444 (2018)