( en | de | ru )

 

Disambiguierung von "Shriraman, Arrvindh"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
NACHOS: Software-Driven Hardware-Assisted Memory Disambiguation for Accelerators.

, , , und . HPCA, Seite 710-723. IEEE Computer Society, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Shriraman, Arrvindh
Eine Person hinzufügen mit dem Namen Shriraman, Arrvindh
 

Weitere Publikationen von Autoren mit dem selben Namen

DASX: Hardware Accelerator for Software Data Structures., , , und . ICS, Seite 361-372. ACM, (2015)μIR -An intermediate representation for transforming and optimizing the microarchitecture of application accelerators., , , , , , und . MICRO, Seite 940-953. ACM, (2019)Cache Coherence for GPU Architectures., , , , und . IEEE Micro, 34 (3): 69-79 (2014)Safety-Guaranteed Real-Time Trajectory Planning for Underwater Vehicles in Plane-Progressive Waves., , , , und . CDC, Seite 5249-5254. IEEE, (2020)NACHOS: Software-Driven Hardware-Assisted Memory Disambiguation for Accelerators., , , und . HPCA, Seite 710-723. IEEE Computer Society, (2018)Tapping into Parallelism with Transactional Memory., , und . login Usenix Mag., (2009)An Application-Tailored Approach to Hardware Cache Coherence., , und . Computer, 46 (10): 40-47 (2013)Implementation tradeoffs in the design of flexible transactional memory support., , und . J. Parallel Distributed Comput., 70 (10): 1068-1084 (2010)Bitwise data parallelism in regular expression matching., , , , , , und . PACT, Seite 139-150. ACM, (2014)mu-grind: A Framework for Dynamically Instrumenting HLS-Generated RTL., , , und . PACT, Seite 346-358. ACM, (2022)