( en | de | ru )

 

Disambiguierung von "Yang, Huazhong"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An Energy-Efficient Quantized and Regularized Training Framework For Processing-In-Memory Accelerators.

, , , , , und . ASP-DAC, Seite 325-330. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yang Yang

Yang Yang

Yang Yang

Yang Yang

Yang Yang

 

Weitere Publikationen von Autoren mit dem selben Namen

Accurate and Fast Estimation of Junction Band-to-Band Leakage in Nanometer-Scale MOSFET., , und . APCCAS, Seite 956-959. IEEE, (2006)Modeling the Impact of Process Variation on Critical Charge Distribution., , , , und . SoCC, Seite 243-246. IEEE, (2006)GRAPHIC: Gather and Process Harmoniously in the Cache With High Parallelism and Flexibility., , , , , , , , , und 2 andere Autor(en). IEEE Trans. Emerg. Top. Comput., 12 (1): 84-96 (Januar 2024)A 65-nm ReRAM-Enabled Nonvolatile Processor With Time-Space Domain Adaption and Self-Write-Termination Achieving > 4× Faster Clock Frequency and > 6× Higher Restore Speed., , , , , , , , , und 7 andere Autor(en). IEEE J. Solid State Circuits, 52 (10): 2769-2785 (2017)A ReRAM-Based Nonvolatile Flip-Flop With Self-Write-Termination Scheme for Frequent-OFF Fast-Wake-Up Nonvolatile Processors., , , , , , , , , und 8 andere Autor(en). IEEE J. Solid State Circuits, 52 (8): 2194-2207 (2017)Design Methodology for TFT-Based Pseudo-CMOS Logic Array With Multilayer Interconnection Architecture and Optimization Algorithms., , , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 38 (11): 2043-2057 (2019)A fault-tolerant structure for reliable multi-core systems based on hardware-software co-design., , , und . ISQED, Seite 191-197. IEEE, (2010)TSV-aware topology generation for 3D Clock Tree Synthesis., , , , , , und . ISQED, Seite 300-307. IEEE, (2013)Merging the interface: power, area and accuracy co-optimization for RRAM crossbar-based mixed-signal computing system., , , , und . DAC, Seite 13:1-13:6. ACM, (2015)Two-phase fine-grain sleep transistor insertion technique in leakage critical circuits., , , , und . ISLPED, Seite 238-243. ACM, (2006)