Autor der Publikation

A 65-nm ReRAM-Enabled Nonvolatile Processor With Time-Space Domain Adaption and Self-Write-Termination Achieving > 4× Faster Clock Frequency and > 6× Higher Restore Speed.

, , , , , , , , , , , , , , , , und . IEEE J. Solid State Circuits, 52 (10): 2769-2785 (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Self-powered wearable sensor node: Challenges and opportunities., , , , , und . CASES, Seite 189. IEEE, (2015)Circuit design for beyond von Neumann applications using emerging memory: From nonvolatile logics to neuromorphic computing., , , , , , , , , und . ISQED, Seite 23-28. IEEE, (2017)A Hierarchical Approach for Incremental Floorplan Based on Genetic Algorithms., , , und . ICNC (3), Volume 3612 von Lecture Notes in Computer Science, Seite 219-224. Springer, (2005)Flexible Circuits and Systems for Smart Biomedical Applications.. VLSI-DAT, Seite 1. IEEE, (2019)Accurate temperature-dependent integrated circuit leakage power estimation is easy., , , und . DATE, Seite 1526-1531. EDA Consortium, San Jose, CA, USA, (2007)SPaC: a segment-based parallel compression for backup acceleration in nonvolatile processors., , , und . DATE, Seite 865-868. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Utilizing voltage-frequency islands in C-to-RTL synthesis for streaming applications., , , , und . DATE, Seite 992-995. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Evaluation of Tunable Data Compression in Energy-Aware Wireless Sensor Networks., , , und . Sensors, 10 (4): 3195-3217 (2010)Toward Low-Bit Neural Network Training Accelerator by Dynamic Group Accumulation., , , , , und . ASP-DAC, Seite 442-447. IEEE, (2022)STICKER-IM: A 65 nm Computing-in-Memory NN Processor Using Block-Wise Sparsity Optimization and Inter/Intra-Macro Data Reuse., , , , , , , , , und 5 andere Autor(en). IEEE J. Solid State Circuits, 57 (8): 2560-2573 (2022)