( en | de | ru )

 

Disambiguierung von "Lee, Jaejun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Howl: A Deployed, Open-Source Wake Word Detection System.

, , , , , , und . CoRR, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Xavier Lee Lee

Bongsoo Lee

The role of negative regulators in coordination of the Myxococcus xanthus developmental program. Uni Marburg, (2009)

Min-Hi Lee

Induction and regulation of antiviral defence mechanisms through intracytoplasmic sensors. HU Berlin, (2009)

Hyemin Lee

Clara Lee

 

Weitere Publikationen von Autoren mit dem selben Namen

Architecture of a multi-slot main memory system for 3.2 Gbps operation., , , und . ISCAS, Seite 3857-3860. IEEE, (2010)Fuzzy and entropy facial recognition., und . CoRR, (2014)A 0.1-1 GHz CMOS Variable Gain Amplifier Using Wideband Negative Capacitance., , , und . IEICE Trans. Electron., 92-C (10): 1311-1314 (2009)A 2.3-7 GHz CMOS High Gain LNA Using CS-CS Cascode with Coupling C., , , und . IEICE Trans. Electron., 92-C (8): 1091-1094 (2009)On-Chip Supply Noise Suppression Technique Using Active Inductor., , und . IEICE Trans. Electron., 94-C (5): 917-919 (2011)A 512-mb DDR3 SDRAM prototype with CIO minimization and self-calibration techniques., , , , , , , , , und 8 andere Autor(en). IEEE J. Solid State Circuits, 41 (4): 831-838 (2006)Room Adaptive Conditioning Method for Sound Event Classification in Reverberant Environments., , , und . ICASSP, Seite 870-874. IEEE, (2021)High Gain and Wide Range Time Amplifier Using Inverter Delay Chain in SR Latches., , , und . IEICE Trans. Electron., 92-C (12): 1548-1550 (2009)A High-Efficient Transformer Using Bond Wires for Si RF IC., , , und . IEICE Trans. Electron., 93-C (1): 140-141 (2010)Multi-Slot Main Memory System for Post DDR3., , und . IEEE Trans. Circuits Syst. II Express Briefs, 57-II (5): 334-338 (2010)