( en | de | ru )

 

Disambiguierung von "Chiu, Pi-Feng"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A RISC-V Vector Processor With Simultaneous-Switching Switched-Capacitor DC-DC Converters in 28 nm FDSOI.

, , , , , , , , , , , , , , , , , , und . IEEE J. Solid State Circuits, 51 (4): 930-942 (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yü Chih Chiu

Pi Huang

pi!1031782362!

Pi Ovaskainen

Chung-wai Chiu

 

Weitere Publikationen von Autoren mit dem selben Namen

A Differential 2R Crosspoint RRAM Array With Zero Standby Current., und . IEEE Trans. Circuits Syst. II Express Briefs, 62-II (5): 461-465 (2015)Reprogrammable Redundancy for SRAM-Based Cache Vmin Reduction in a 28-nm RISC-V Processor., , , und . IEEE J. Solid State Circuits, 52 (10): 2589-2600 (2017)Improving Noise Tolerance of Hardware Accelerated Artificial Neural Networks., , , , und . ICMLA, Seite 797-801. IEEE, (2018)Noise-Immune Embedded NAND-ROM Using a Dynamic Split Source-Line Scheme for VDDmin and Speed Improvements., , , , , und . IEEE J. Solid State Circuits, 45 (10): 2142-2155 (2010)Non-Volatile Memory Array Based Quantization- and Noise-Resilient LSTM Neural Networks., , , , , und . ICRC, Seite 25-33. IEEE, (2019)Sub-microsecond adaptive voltage scaling in a 28nm FD-SOI processor SoC., , , , , , , , , und 4 andere Autor(en). ESSCIRC, Seite 269-272. IEEE, (2016)An Out-of-Order RISC-V Processor with Resilient Low-Voltage Operation in 28NM CMOS., , , , und . VLSI Circuits, Seite 61-62. IEEE, (2018)Reprogrammable redundancy for cache Vmin reduction in a 28nm RISC-V processor., , , und . A-SSCC, Seite 121-124. IEEE, (2016)A double-tail sense amplifier for low-voltage SRAM in 28nm technology., , und . A-SSCC, Seite 181-184. IEEE, (2016)A 4Mb embedded SLC resistive-RAM macro with 7.2ns read-write random-access time and 160ns MLC-access capability., , , , , , , , , und 12 andere Autor(en). ISSCC, Seite 200-202. IEEE, (2011)