Autor der Publikation

RATS: Restoration-Aware Trace Signal Selection for Post-Silicon Validation.

, und . IEEE Trans. Very Large Scale Integr. Syst., 21 (4): 605-613 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Can Overclocking Detect Hardware Trojans?, , , und . ISCAS, Seite 1-5. IEEE, (2021)Exploring Fault-Energy Trade-offs in Approximate DNN Hardware Accelerators., , und . ISQED, Seite 343-348. IEEE, (2021)Black-Hat High-Level Synthesis: Myth or Reality?, , , und . IEEE Trans. Very Large Scale Integr. Syst., 27 (4): 913-926 (2019)Improving post-silicon error detection with topological selection of trace signals., , , , und . VLSI-SoC, Seite 1-6. IEEE, (2017)A Technique for Electrical Error Localization with Learning Methods During Post-silicon Debugging., , und . IGSC, Seite 1-8. IEEE, (2018)COPPTCHA: COPPA Tracking by Checking Hardware-Level Activity., , , und . IEEE Trans. Inf. Forensics Secur., (2020)Two Sides of the Same Coin: Boons and Banes of Machine Learning in Hardware Security., , , , , , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 11 (2): 228-251 (2021)Towards High-Level Synthesis of Quantum Circuits., , und . DATE, Seite 1-6. IEEE, (2023)Bottlenecks in Secure Adoption of Deep Neural Networks in Safety-Critical Applications., , und . MWSCAS, Seite 801-805. IEEE, (2023)RIBoNN: Designing Robust In-Memory Binary Neural Network Accelerators., , , , und . ITC, Seite 504-508. IEEE, (2022)