( en | de | ru )

 

Disambiguierung von "Zalamea, Javier"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Power-efficient VLIW design using clustering and widening.

, , , , und . Int. J. Embed. Syst., 3 (3): 141-149 (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Javier Papa

Javier Arpón

Javier Manero

Javier Jáurequi

Javier Dreyer

 

Weitere Publikationen von Autoren mit dem selben Namen

Power-Performance Trade-Offs in Wide and Clustered VLIW Cores for Numerical Codes., , , , und . ISHPC, Volume 2858 von Lecture Notes in Computer Science, Seite 113-126. Springer, (2003)Two-level hierarchical register file organization for VLIW processors., , , und . MICRO, Seite 137-146. ACM/IEEE Computer Society, (2000)Power-efficient VLIW design using clustering and widening., , , , und . Int. J. Embed. Syst., 3 (3): 141-149 (2008)Modulo scheduling with integrated register spilling for clustered VLIW architectures., , , und . MICRO, Seite 160-169. ACM/IEEE Computer Society, (2001)High-performance and low-power VLIW cores for numerical computations., , , , und . IJHPCN, 1 (4): 171-179 (2004)MIRS: Modulo Scheduling with Integrated Register Spilling., , , und . LCPC, Volume 2624 von Lecture Notes in Computer Science, Seite 239-253. Springer, (2001)Hierarchical Clustered Register File Organization for VLIW Processors., , , und . IPDPS, Seite 77. IEEE Computer Society, (2003)Register Constrained Modulo Scheduling., , , und . IEEE Trans. Parallel Distributed Syst., 15 (5): 417-430 (2004)Performance and Power Evaluation of Clustered VLIW Processors with Wide Functional Units., , , , und . SAMOS, Volume 3133 von Lecture Notes in Computer Science, Seite 88-97. Springer, (2004)Software and Hardware Techniques to Optimize Register File Utilization in VLIW Architectures., , , und . Int. J. Parallel Program., 32 (6): 447-474 (2004)