( en | de | ru )

 

Disambiguierung von "Hsiao, Michael S."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
ODETTE: A non-scan design-for-test methodology for Trojan detection in ICs.

, und . HOST, Seite 18-23. IEEE Computer Society, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chi-Yuan Hsiao

Lojen Hsiao

Kaijen Hsiao

He-Hsuan Hsiao

Michael Kai Mikai Hsiao

 

Weitere Publikationen von Autoren mit dem selben Namen

RTL functional test generation using factored concolic execution., und . ITC, Seite 1-10. IEEE, (2017)Set-cover-based critical implications selection to improvesat-based bounded model checking: extended abstract., , und . ACM Great Lakes Symposium on VLSI, Seite 331-332. ACM, (2013)A novel concurrent cache-friendly binary decision diagram construction for multi-core platforms., , und . DATE, Seite 1427-1430. EDA Consortium San Jose, CA, USA / ACM DL, (2013)A new hybrid solution to boost SAT solver performance., und . DATE, Seite 1307-1313. EDA Consortium, San Jose, CA, USA, (2007)GPU-based timing-aware test generation for small delay defects., , , , , und . ETS, Seite 1-2. IEEE, (2014)A SMT-based diagnostic test generation method for combinational circuits., , , und . VTS, Seite 215-220. IEEE Computer Society, (2012)Automated Program Synthesis from Object-Oriented Natural Language for Computer Games.. CNL, Volume 304 von Frontiers in Artificial Intelligence and Applications, Seite 71-74. IOS Press, (2018)Sequential circuit test generation using dynamic state traversal., , und . ED&TC, Seite 22-28. IEEE Computer Society, (1997)Parallel Genetic Algorithms for Simulation-Based Sequential Circuit Test Generation., , , , , und . VLSI Design, Seite 475-481. IEEE Computer Society, (1997)Partitioning and Reordering Techniques for Static Test Sequence Compaction of Sequential Circuits., und . Asian Test Symposium, Seite 452-457. IEEE Computer Society, (1998)