Autor der Publikation

Performance Evaluation of Different Implementation Schemes of an Iterative Flow Solver on Modern Vector Machines.

, , , , , , , , und . Supercomput. Front. Innov., 6 (1): 36-47 (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Vertically integrated processor and memory module design for vector supercomputers., , , und . 3DIC, Seite 1-6. IEEE, (2013)A middle-grain circuit partitioning strategy for 3-D integrated floating-point multipliers., , , , und . 3DIC, Seite 1-6. IEEE, (2011)An Adjacent-Line-Merging Writeback Scheme for STT-RAM-Based Last-Level Caches., , , , und . IEEE Trans. Multi Scale Comput. Syst., 4 (4): 593-604 (2018)A Capacity-Aware Thread Scheduling Method Combined with Cache Partitioning to Reduce Inter-Thread Cache Conflicts., , , und . IEICE Trans. Inf. Syst., 96-D (9): 2047-2054 (2013)OpenCL-like offloading with metaprogramming for SX-Aurora TSUBASA., , , und . Parallel Comput., (2021)Improving Quantum Annealing Performance on Embedded Problems., , , und . Supercomput. Front. Innov., 7 (4): 32-48 (2020)Towards Conflict-Aware Workload Co-execution on SX-Aurora TSUBASA., , , , und . PDCAT, Volume 13148 von Lecture Notes in Computer Science, Seite 163-174. Springer, (2021)Cache partitioning strategies for 3-D stacked vector processors., , , und . 3DIC, Seite 1-6. IEEE, (2010)Automatically Avoiding Memory Access Conflicts on SX-Aurora TSUBASA., , , , und . IPDPS Workshops, Seite 822-829. IEEE, (2020)Scaling Up Of Wave Pipelines., , , und . VLSI Design, Seite 439-445. IEEE Computer Society, (2001)