( en | de | ru )

 

Disambiguierung von "Hara, Yuko"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
CHStone: A benchmark program suite for practical C-based high-level synthesis.

, , , , und . ISCAS, Seite 1192-1195. IEEE, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sayuri Hara

Yuko Ito

Yuko Mitsui

Takeshi Hara

Yuko Egawa

 

Weitere Publikationen von Autoren mit dem selben Namen

Embedded System Covalidation with RTOS Model and FPGA., , , , und . Inf. Media Technol., 3 (4): 739-743 (2008)CHStone: A benchmark program suite for practical C-based high-level synthesis., , , , und . ISCAS, Seite 1192-1195. IEEE, (2008)Behavioral Synthesis of Double-Precision Floating-Point Adders with Function-Level Transformations: A Case Study., , , , und . ICESS, Volume 4523 von Lecture Notes in Computer Science, Seite 261-270. Springer, (2007)Clock-constrained simultaneous allocation and binding for multiplexer optimization in high-level synthesis., und . ASP-DAC, Seite 251-256. IEEE, (2012)Complexity-constrainted partitioning of sequential programs for efficient behavioral synthesis., , , , und . ACM Great Lakes Symposium on VLSI, Seite 365-370. ACM, (2007)ISI at ImageCLEF 2012: Scalable System for Image Annotation., , , , , , , , , und . CLEF (Online Working Notes/Labs/Workshop), Volume 1178 von CEUR Workshop Proceedings, CEUR-WS.org, (2012)Function Call Optimization in Behavioral Synthesis., , , und . DSD, Seite 522-529. IEEE Computer Society, (2006)Aggressive Register Unsharing Based on SSA Transformation for Clock Enhancement in High-Level Synthesis., , , , und . DELTA, Seite 87-92. IEEE Computer Society, (2010)Proposal and Quantitative Analysis of the CHStone Benchmark Program Suite for Practical C-based High-level Synthesis., , , und . Inf. Media Technol., 4 (4): 740-752 (2009)A systematic methodology for design and analysis of approximate array multipliers., , , , und . APCCAS, Seite 352-354. IEEE, (2016)