( en | de | ru )

 

Disambiguierung von "Mak, Pui-In"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 28-nm 368-fJ/Cycle, 0.43%/V Supply-Sensitivity, FLL-Based RC Oscillator Featuring Positive-TC-Only Resistors and ΔΣM-Based Trimming.

, , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 70 (11): 3950-3954 (November 2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ellen Mak

Beatrice Puiu

Rebecca Mak

Kwok Mak

Ale PuÌ

 

Weitere Publikationen von Autoren mit dem selben Namen

An Open-loop Octave-phase Local-oscillator Generator with High-precision Correlated Phases for VHF/UHF Mobile-TV Tuners., , und . ISCAS, Seite 433-436. IEEE, (2009)A frequency up-conversion and two-step channel selection embedded CMOS D/A interface., , , , und . ISCAS (1), Seite 392-395. IEEE, (2005)A DC-offset-compensated, CT/DT hybrid filter with process-insensitive cutoff and low in-band group-delay variation for WLAN receivers., , und . APCCAS, Seite 1360-1363. IEEE, (2008)28.1 A handheld 50pM-sensitivity micro-NMR CMOS platform with B-field stabilization for multi-type biological/chemical assays., , , , , und . ISSCC, Seite 474-475. IEEE, (2016)Fully Integrated Inductor-Less Flipping-Capacitor Rectifier for Piezoelectric Energy Harvesting., , , , und . IEEE J. Solid State Circuits, 52 (12): 3168-3180 (2017)Algebraic Series-Parallel-Based Switched-Capacitor DC-DC Boost Converter With Wide Input Voltage Range and Enhanced Power Density., , , , und . IEEE J. Solid State Circuits, 54 (11): 3118-3134 (2019)Nested-Current-Mirror Rail-to-Rail-Output Single-Stage Amplifier With Enhancements of DC Gain, GBW and Slew Rate., , , , und . IEEE J. Solid State Circuits, 50 (10): 2353-2366 (2015)A 10.6-mW 26.4-GHz Dual-Loop Type-II Phase-Locked Loop Using Dynamic Frequency Detector and Phase Detector., , , , und . IEEE Access, (2020)A Fifth-Order 20-MHz Transistorized-LC-Ladder LPF With 58.2-dB SFDR, 68-µW/Pole/MHz Efficiency, and 0.13-mm2 Die Size in 90-nm CMOS., , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 60-II (1): 11-15 (2013)A Solution to harmonic frequency problem: Frequency and phase coding-based brain-computer interface., , , , , und . IJCNN, Seite 2119-2126. IEEE, (2011)