( en | de | ru )

 

Disambiguierung von "Gaillardon, Pierre-Emmanuel"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Study on the Programming Structures for RRAM-Based FPGA Architectures.

, , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 63-I (4): 503-516 (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Pierre-Emmanuel Arduin

Pierre-Emmanuel Leni

Pierre Emmanuel Ilouga

Pierre-Emmanuel Cornilleau

Emmanuel Biris

 

Weitere Publikationen von Autoren mit dem selben Namen

Post-P&R Performance and Power Analysis for RRAM-Based FPGAs., , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 8 (3): 639-650 (2018)Towards More Efficient Logic Blocks By Exploiting Biconditional Expansion (Abstract Only)., , , , und . FPGA, Seite 262. ACM, (2015)Differential Power Analysis Mitigation Technique Using Three-Independent-Gate Field Effect Transistors., und . VLSI-SoC, Seite 107-112. IEEE, (2018)A Predictive Process Design Kit for Three-Independent-Gate Field-Effect Transistors., , , und . VLSI-SoC (Selected Papers), Volume 586 von IFIP Advances in Information and Communication Technology, Seite 307-322. Springer, (2019)End-to-end Automatic Logic Optimization Exploration via Domain-specific Multi-armed Bandit., , , und . CoRR, (2022)A Two-Level Approximate Logic Synthesis Combining Cube Insertion and Removal., , , , und . CoRR, (2021)GenCache: Leveraging In-Cache Operators for Efficient Sequence Alignment., , , , , , und . MICRO, Seite 334-346. ACM, (2019)Smart-Redundancy With In Memory ECC Checking: Low-Power SEE-Resistant FPGA Architectures., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 31 (8): 1204-1213 (August 2023)Extending Boolean Methods for Scalable Logic Synthesis., , , , , , und . IEEE Access, (2020)Low Latency SEU Detection in FPGA CRAM With In-Memory ECC Checking., , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 70 (5): 2028-2036 (Mai 2023)