( en | de | ru )

 

Disambiguierung von "Nakayama, Takeshi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A model-based approach for recognizing folding process of origami.

, , , , und . ICPR, Seite 1808-1811. IEEE Computer Society, (1998)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Takeshi Morita

Kanzo Nakayama

Yoshihiro Nakayama

Nobushige Nakayama

Takeshi Morita

 

Weitere Publikationen von Autoren mit dem selben Namen

Identifying contents page of documents., , und . ICPR, Seite 696-700. IEEE Computer Society, (1996)A model-based approach for recognizing folding process of origami., , , , und . ICPR, Seite 1808-1811. IEEE Computer Society, (1998)Non-restraint human authentication using MIMO array., , , und . IPIN (Short Papers/Work-in-Progress Papers), Volume 2498 von CEUR Workshop Proceedings, Seite 408-415. CEUR-WS.org, (2019)RSSI-Based Living-Body Radar Using Single RF Front-End and Tunable Parasitic Antennas., , , und . IEICE Trans. Commun., 101-B (2): 392-399 (2018)Estimation Method of the Number of Targets Using Cooperative Multi-Static MIMO Radar., , , , und . IEICE Trans. Commun., 104-B (12): 1539-1546 (2021)A 256-Mb multilevel flash memory with 2-MB/s program rate for mass storage applications., , , , , , , , , und 8 andere Autor(en). IEEE J. Solid State Circuits, 34 (11): 1544-1550 (1999)Tiling algorithm with fitting violation function for analog neural array., , und . ICNN, Seite 565-570. IEEE, (1996)Neural network approach to traveling salesman problem based on hierarchical city adjacency., , , und . ICNN, Seite 2626-2631. IEEE, (1995)Human Activity Identification by Height and Doppler RCS Information Detected by MIMO Radar., , , und . IEICE Trans. Commun., 102-B (7): 1270-1278 (2019)Memory array architecture and decoding scheme for 3 V only sector erasable DINOR flash memory., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 29 (4): 454-460 (April 1994)