( en | de | ru )

 

Disambiguierung von "Ren, Junyan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Analog Integrated Circuits Based on Wafer-Level Two-Dimensional MoS2 Materials With Physical and SPICE Model.

, , , , , , , , , , , und . IEEE Access, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Junyan Zhu

Jianxin Ren

Zhongliang Ren

Hongming Ren

Jun Ren

 

Weitere Publikationen von Autoren mit dem selben Namen

A 15MHz BW continuous-time ΔΣ modulator with high speed digital ELD compensation., , , , und . ASICON, Seite 686-689. IEEE, (2017)A 4-mW8-b 600-MS/s 2-b-per-cycle SAR ADC with a capacitive DAC., , , , und . ASICON, Seite 1-4. IEEE, (2013)An 11b 80MS/s SAR ADC With Speed-Enhanced SAR Logic and High-Linearity CDAC., , , , und . APCCAS, Seite 18-21. IEEE, (2018)A 5.4GHz wide tuning range CMOS PLL using an auto-calibration multiple-pass ring oscillator., , , und . SoCC, Seite 39-42. IEEE, (2009)Use Multilayer Perceptron in Calibrating Multistage Non-linearity of Split Pipelined-ADC., , , und . ISCAS, Seite 1-5. IEEE, (2018)A 200MS/s, 11 bit SAR-assisted pipeline ADC with bias-enhanced ring amplifier., , , , und . ISCAS, Seite 1-4. IEEE, (2017)A Comparator-Reused Dynamic-Amplifier for Noise-Shaping SAR ADC., , , , und . ASICON, Seite 1-4. IEEE, (2019)A DLL based low-phase-noise clock multiplier with offset-tolerant PFD., , und . ASICON, Seite 1-4. IEEE, (2013)A sample-time error calibration technique in time-interleaved ADCs with correlation-based detection and voltage-controlled compensation., , , , und . APCCAS, Seite 128-131. IEEE, (2012)A background time-skew calibration technique in flash-assisted time-interleaved SAR ADCs., , , , und . ASICON, Seite 295-298. IEEE, (2017)