Autor der Publikation

Low-Complexity Systolic Multiplier for GF(2m) using Toeplitz Matrix-Vector Product Method.

, , und . ISCAS, Seite 1-5. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

High-Throughput Memory-Based Architecture for DHT Using a New Convolutional Formulation., , und . IEEE Trans. Circuits Syst. II Express Briefs, 54-II (7): 606-610 (2007)An optimized design for serial-parallel finite field multiplication over GF(2m) based on all-one polynomials., , und . ASP-DAC, Seite 210-215. IEEE, (2009)Flexible integer DCT architectures for HEVC., und . ISCAS, Seite 1376-1379. IEEE, (2013)Hardware-Efficient Realization of Prime-Length DCT Based on Distributed Arithmetic., , und . IEEE Trans. Computers, 62 (6): 1170-1178 (2013)Scalable Serial-parallel Multiplier over GF(2m) by Hierarchical Pre-reduction and Input Decomposition., und . ISCAS, Seite 2910-2913. IEEE, (2009)Efficient coefficient partitioning for decomposed DA-based inner-product computation., und . ISCAS, Seite 406-409. IEEE, (2011)Efficient Bit-Parallel Multipliers in Composite Fields., und . APSCC, Seite 686-691. IEEE Computer Society, (2008)Efficient architectures for VLSI implementation of 2-D discrete Hadamard transform., , und . ISCAS, Seite 1480-1483. IEEE, (2012)Low Latency Scaling-Free Pipeline CORDIC Architecture Using Augmented Taylor Series., , und . iSES, Seite 312-315. IEEE, (2019)Throughput-scalable hybrid-pipeline architecture for multilevel lifting 2-D DWT of JPEG 2000 coder., und . ASAP, Seite 305-309. IEEE Computer Society, (2008)