Autor der Publikation

A sequential strong PUF architecture based on reconfigurable neural networks (RNNs) against state-of-the-art modeling attacks.

, , , , , , , , , , und . Integr., (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A low output ripple and high security on-chip voltage regulation based on Fourier transform., , , , , , , , , und 1 andere Autor(en). Int. J. Circuit Theory Appl., 51 (6): 2578-2591 (2023)A novel on-chip linear and switching mixed regulation against power analysis attacks., , , , , , , , und . Integr., (November 2023)A sequential strong PUF architecture based on reconfigurable neural networks (RNNs) against state-of-the-art modeling attacks., , , , , , , , , und 1 andere Autor(en). Integr., (2023)Neural Network-Based Entropy: A New Metric for Evaluating Side-Channel Attacks., , , , , , , , , und 3 andere Autor(en). J. Circuits Syst. Comput., 32 (3): 2320001:1-2320001:12 (Februar 2023)A novel hardware authentication primitive against modeling attacks., , , , , , , , , und . Int. J. Circuit Theory Appl., 51 (6): 2993-3001 (2023)A machine learning low-dropout regulator-assisted differential power analysis attack countermeasure with voltage scaling., , , , , , , , , und 1 andere Autor(en). Int. J. Circuit Theory Appl., 51 (7): 3105-3117 (Juli 2023)A high-speed and low-latency hardware implementation of RC4 cryptographic algorithm., , , , , , und . Int. J. Circuit Theory Appl., 51 (12): 5980-5996 (Dezember 2023)A 128-Gbps Pipelined SM4 Circuit With Dual DPA Attack Countermeasures., , , , , , , , , und 2 andere Autor(en). IEEE Trans. Very Large Scale Integr. Syst., 32 (6): 1164-1168 (Juni 2024)