( en | de | ru )

 

Disambiguierung von "Kim, Chulwoo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 42 nJ/Conversion On-Demand State-of-Charge Indicator for Miniature IoT Li-Ion Batteries.

, , , , und . IEEE J. Solid State Circuits, 54 (2): 524-537 (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ky ng Kim

Die Artikelstruktur in passiven zweisprachigen Wörterbüchern Deutsch-Koreanisch: Konzeption zur Erstellung eines zweisprachigen Lernerwörterbuchs Deutsch-Koreanisch. Uni Heidelberg, (2008)

Kim Gerber

Bongcheol Kim

Ryong Kim

Youngsang Kim

 

Weitere Publikationen von Autoren mit dem selben Namen

A 32 Gb/s Rx only equalization transceiver with 1-tap speculative FIR and 2-tap direct IIR DFE., , , und . VLSI Circuits, Seite 1-2. IEEE, (2016)Effect of Providing a Web-Based Collaboration Medium for Remote Customer Troubleshooting Tasks., , , und . HCI (9), Volume 4558 von Lecture Notes in Computer Science, Seite 47-53. Springer, (2007)A 7.5Gb/s referenceless transceiver for UHDTV with adaptive equalization and bandwidth scanning technique in 0.13µm CMOS process., , , , und . ASP-DAC, Seite 89-90. IEEE, (2013)Low Power Cache with Successive Tag Comparison Algorithm., , , und . PATMOS, Volume 2799 von Lecture Notes in Computer Science, Seite 599-606. Springer, (2003)A Low-Jitter Open-Loop All-Digital Clock Generator With Two-Cycle Lock-Time., , , und . IEEE Trans. Very Large Scale Integr. Syst., 17 (10): 1461-1469 (2009)Survey and Analysis of Delay-Locked Loops Used in DRAM Interfaces., und . IEEE Trans. Very Large Scale Integr. Syst., 22 (4): 701-711 (2014)An 11.2-Gb/s LVDS Receiver With a Wide Input Range Comparator., , , und . IEEE Trans. Very Large Scale Integr. Syst., 22 (10): 2156-2163 (2014)A 90.2% Peak Efficiency Multi-Input Single-Inductor Multi-Output Energy Harvesting Interface With Double-Conversion Rejection Technique and Buck-Based Dual-Conversion Mode., , , , , und . IEEE J. Solid State Circuits, 56 (3): 961-971 (2021)A 25 Gb/s Wireline Receiver With Feedforward and Feedback Equalizers at Analog Front-End., , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 69 (2): 404-408 (2022)A 16-Gb/s NRZ Receiver With 0.0019-pJ/bit/dB 1-Tap Charge-Redistribution DFE., , , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 70 (3): 904-908 (März 2023)