( en | de | ru )

 

Disambiguierung von "Povoa, Ricardo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
New mapping strategies for pre-optimized inductor sets in bottom-up RF IC sizing optimization.

, , , , , , , , und . SMACD, Seite 1-4. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ricardo Seminario

Ricardo Osorio

Ricardo Bernhardt

Ricardo Riegel

Paulo Ricardo

 

Weitere Publikationen von Autoren mit dem selben Namen

Enhanced analog and RF IC sizing methodology using PCA and NSGA-II optimization kernel., , , , und . DATE, Seite 660-665. IEEE, (2018)A Low Noise CMOS Inverter-Based OTA for and Healthcare Signal Receivers., , , , , und . SMACD, Seite 161-164. IEEE, (2019)Using Polynomial Regression and Artificial Neural Networks for Reusable Analog IC Sizing., , , , , , , und . SMACD, Seite 13-16. IEEE, (2019)Artificial Neural Networks as an Alternative for Automatic Analog IC Placement., , , , , und . SMACD, Seite 1-4. IEEE, (2019)Single-stage amplifiers with gain enhancement and improved energy-efficiency employing voltage-combiners., , , , und . VLSI-SoC, Seite 19-22. IEEE, (2013)FUZYE: A Fuzzy c-Means Analog IC Yield Optimization Using Evolutionary-Based Algorithms., , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 39 (1): 1-13 (2020)A new metaheuristc combining gradient models with NSGA-II to enhance analog IC synthesis., , , , und . IEEE Congress on Evolutionary Computation, Seite 2781-2788. IEEE, (2013)Second-order compensation BGR with low TC and high performance for space applications., , , und . Integr., (2018)Single-Stage Amplifier Biased by Voltage Combiners With Gain and Energy-Efficiency Enhancement., , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 65-II (3): 266-270 (2018)Systematic design of a voltage controlled oscillator using a layout-aware approach., , , , , , , , und . SMACD, Seite 1-4. IEEE, (2017)