( en | de | ru )

 

Disambiguierung von "Jung, Seong-Ook"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Low-swing clock domino logic incorporating dual supply and dual threshold voltages.

, , und . DAC, Seite 467-472. ACM, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Seong-Jung Kim

Ki-Chang Seong

Seunghyeon Seong

Nak-Hyon Seong

Hong-Jae Seong

 

Weitere Publikationen von Autoren mit dem selben Namen

Bitline Precharging and Preamplifying Switching pMOS for High-Speed Low-Power SRAM., , , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 63-II (11): 1059-1063 (2016)SRAM Design for 22-nm ETSOI Technology: Selective Cell Current Boosting and Asymmetric Back-Gate Write-Assist Circuit., , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 62-I (6): 1538-1545 (2015)SRAM Write Assist Circuit Using Cell Supply Voltage Self-Collapse With Bitline Charge Sharing for Near-Threshold Operation., , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 69 (3): 1567-1571 (2022)MTJ based non-volatile flip-flop in deep submicron technology., , , , , und . ISOCC, Seite 424-427. IEEE, (2011)An MTJ-based non-volatile flip-flop for high-performance SoC., , , , , und . I. J. Circuit Theory and Applications, 42 (4): 394-406 (2014)Low-swing clock domino logic incorporating dual supply and dual threshold voltages., , und . DAC, Seite 467-472. ACM, (2002)Noise-aware power optimization for on-chip interconnect., , , , und . ISLPED, Seite 108-113. ACM, (2000)Transistor sizing for reliable domino logic design in dual threshold voltage technologies., , und . ACM Great Lakes Symposium on VLSI, Seite 133-138. ACM, (2001)A Highly Integrated Crosspoint Array Using Self-rectifying FTJ for Dual-mode Operations: CAM and PUF., , , , , , , , , und . ESSCIRC, Seite 113-116. IEEE, (2022)Pseudo NMOS based sense amplifier for high speed single-ended SRAM., , , , und . ICECS, Seite 331-334. IEEE, (2014)