( en | de | ru )

 

Disambiguierung von "Kawaguchi, Hiroshi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Multimodal Cardiovascular Information Monitor Using Piezoelectric Transducers for Wearable Healthcare.

, , , , und . J. Signal Process. Syst., 91 (9): 1053-1062 (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hirokazu Kawaguchi

Hiroshi Kawabe

Hiroshi Murata

Hiroshi Kubota

Hiroshi Uchida

 

Weitere Publikationen von Autoren mit dem selben Namen

A super cut-off CMOS (SCCMOS) scheme for 0.5-V supply voltage with picoampere stand-by current., , und . IEEE J. Solid State Circuits, 35 (10): 1498-1501 (2000)A Case Study for Improving Performances of Deep-Learning Processor with MRAM., , , , , , , und . IPSJ Trans. Syst. LSI Des. Methodol., (2024)A 1.15-TOPS 6.57-TOPS/W Neural Network Processor for Multi-Scale Object Detection With Reduced Convolutional Operations., , , , , , , , , und . IEEE J. Sel. Top. Signal Process., 14 (4): 634-645 (2020)Signal contributions to heavily diffusion-weighted functional magnetic resonance imaging investigated with multi-SE-EPI acquisitions., , , , , , , und . NeuroImage, (2014)A Wearable Healthcare System With a 13.7 µ A Noise Tolerant ECG Processor., , , , , , , , , und 1 andere Autor(en). IEEE Trans. Biomed. Circuits Syst., 9 (5): 733-742 (2015)Aggregation Efficiency-Aware Greedy Incremental Tree Routing for Wireless Sensor Networks., , , , , und . IEICE Trans. Commun., 89-B (10): 2741-2751 (2006)A Sub-mW H.264 Baseline-Profile Motion Estimation Processor Core with a VLSI-Oriented Block Partitioning Strategy and SIMD/Systolic-Array Architecture., , , , , , , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 89-A (12): 3623-3633 (2006)A 128-bit Chip Identification Generating Scheme Exploiting Load Transistors' Variation in SRAM Bitcells., , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 95-A (12): 2226-2233 (2012)Row-by-Row Dynamic Source-Line Voltage Control (RRDSV) Scheme for Two Orders of Magnitude Leakage Current Reduction of Sub-1-V-VDD SRAM's., , , , , , , , , und . IEICE Trans. Electron., 88-C (4): 760-767 (2005)A 0.3-V Operating, Vth-Variation-Tolerant SRAM under DVS Environment for Memory-Rich SoC in 90-nm Technology Era and Beyond., , , , , , , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 89-A (12): 3634-3641 (2006)