( en | de | ru )

 

Disambiguierung von "Piccolboni, Luca"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Scaling Up Hardware Accelerator Verification using A-QED with Functional Decomposition.

, , , , , , , , , , , , , , und . FMCAD, Seite 42-52. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Luca Rizzini

Luca Tranchini

Luca Tuninetti

Alfonz Luca

Luca Criscuolo

 

Weitere Publikationen von Autoren mit dem selben Namen

MasterMind: Many-Accelerator SoC Architecture for Real-Time Brain-Computer Interfaces., , , und . ICCD, Seite 101-108. IEEE, (2021)Broadening the exploration of the accelerator design space in embedded scalable platforms., , , und . HPEC, Seite 1-7. IEEE, (2017)Simplified stimuli generation for scenario and assertion based verification., und . LATW, Seite 1-6. IEEE, (2014)Stimuli generation through invariant mining for black-box verification., und . VLSI-SoC, Seite 1-6. IEEE, (2016)14.5 A 12nm Linux-SMP-Capable RISC-V SoC with 14 Accelerator Types, Distributed Hardware Power Management and Flexible NoC-Based Data Orchestration., , , , , , , , , und 19 andere Autor(en). ISSCC, Seite 262-264. IEEE, (2024)An Analysis of Accelerator Data-Transfer Modes in NoC-Based SoC Architectures., , , und . HPEC, Seite 1-7. IEEE, (2023)Teaching Heterogeneous Computing with System-Level Design Methods., , , , , , , und . WCAE@ISCA, Seite 4:1-4:8. ACM, (2019)KAIROS: Incremental Verification in High-Level Synthesis through Latency-Insensitive Design., , und . FMCAD, Seite 105-109. IEEE, (2019)HARDROID: Transparent Integration of Crypto Accelerators in Android., , , und . HPEC, Seite 1-8. IEEE, (2021)Securing Accelerators with Dynamic Information Flow Tracking., , und . CoRR, (2019)