( en | de | ru )

 

Disambiguierung von "Zhang, Xiaofan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Scaling Up Hardware Accelerator Verification using A-QED with Functional Decomposition.

, , , , , , , , , , , , , , und . FMCAD, Seite 42-52. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Xiaofan Du

Xiaofan Yu

Zhang Zhang

Meng Zhang

Methods and implementations of road-network matching. TU München, (2009)

Yan Zhang

 

Weitere Publikationen von Autoren mit dem selben Namen

Research on Path Planning Method of Intelligent Robot Based on A * Algorithm., , , , und . ICISCAE, Seite 536-539. IEEE, (2022)Effective Algorithm-Accelerator Co-design for AI Solutions on Edge Devices., , , , , , und . ACM Great Lakes Symposium on VLSI, Seite 283-290. ACM, (2020)A Bi-Directional Co-Design Approach to Enable Deep Learning on IoT Devices., , , , , , und . CoRR, (2019)SHA-SCP: A UI Element Spatial Hierarchy Aware Smartphone User Click Behavior Prediction Method., , , , und . CoRR, (2023)Contrastive Semi-Supervised Learning for Domain Adaptive Segmentation Across Similar Anatomical Structures., , , , , , , und . IEEE Trans. Medical Imaging, 42 (1): 245-256 (2023)High-performance video content recognition with long-term recurrent convolutional network for FPGA., , , , , , , , und . FPL, Seite 1-4. IEEE, (2017)F-CAD: A Framework to Explore Hardware Accelerators for Codec Avatar Decoding., , , , , und . DAC, Seite 763-768. IEEE, (2021)Fault-resilient routing unit in NoCs., , , und . SoCC, Seite 164-169. IEEE, (2015)Exploration and practice of industrial control system information security incident emergency exercise., , , , , , , und . CIAT, Seite 348-354. ACM, (2020)Implementing neural machine translation with bi-directional GRU and attention mechanism on FPGAs using HLS., , , , und . ASP-DAC, Seite 693-698. ACM, (2019)