( en | de | ru )

 

Disambiguierung von "Vasudevan, Dilip P."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Logic implementation using a reversible gate.

, , und . Circuits, Signals, and Systems, Seite 452-456. IASTED/ACTA Press, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ramaswami Vasudevan

N Vasudevan

Dilip Maitra

Desikachari Vasudevan

Ramaswami Vasudevan

 

Weitere Publikationen von Autoren mit dem selben Namen

Synthesis of Nanoelectronic Circuits on Delay-Insensitive Cellular Arrays., und . DELTA, Seite 149-156. IEEE Computer Society, (2006)On the Effect of Stuck-at Faults on Delay-insensitive Nanoscale Circuits., , und . DFT, Seite 371-379. IEEE Computer Society, (2005)A Technique for Modular Design of Self-Checking Carry-Select Adder., und . DFT, Seite 325-333. IEEE Computer Society, (2005)Towards an Integrated Strategy to Preserve Digital Computing Performance Scaling Using Emerging Technologies., , , , und . ISC Workshops, Volume 10524 von Lecture Notes in Computer Science, Seite 115-123. Springer, (2017)3D photonics as enabling technology for deep 3D DRAM stacking., , , , , , und . MEMSYS, Seite 206-221. ACM, (2019)PARADISE - Post-Moore Architecture and Accelerator Design Space Exploration Using Device Level Simulation and Experiments., , , und . ISPASS, Seite 139-140. IEEE, (2019)Design and analysis of a novel 8T SRAM cell for adiabatic and non-adiabatic operations., , , , und . ICECS, Seite 434-437. IEEE, (2010)Ultra Low Power Booth Multiplier Using Asynchronous Logic., , , und . ASYNC, Seite 81-88. IEEE Computer Society, (2012)Design of a Low Power, Sub-Threshold, Asynchronous Arithmetic Logic Unit Using a Bidirectional Adder., , , und . DSD, Seite 301-308. IEEE Computer Society, (2011)Static Average Case Power Estimation Technique for Block Ciphers., , , , und . DSD, Seite 689-696. IEEE Computer Society, (2010)