( en | de | ru )

 

Disambiguierung von "Cai, Yici"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Low Power Gated Clock Tree Driven Placement.

, , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 91-A (2): 595-603 (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jian Cai

Yongjie Cai

Xuediao Cai

Ying Cai

Cuifang Cai

 

Weitere Publikationen von Autoren mit dem selben Namen

A novel fine-grain track routing approach for routability and crosstalk optimization., , , , , und . ISQED, Seite 621-626. IEEE, (2011)A new splitting graph construction algorithm for SIAR router., , , und . ASICON, Seite 1-4. IEEE, (2013)Modeling and Analysis of Mesh Tree Hybrid Power/Ground Networks with Multiple Voltage Supply in Time Domain., , , und . J. Comput. Sci. Technol., 20 (2): 224-230 (2005)Toward a Formal and Quantitative Evaluation Framework for Circuit Obfuscation Methods., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 38 (10): 1844-1857 (2019)Parallelizing SAT-based de-camouflaging attacks by circuit partitioning and conflict avoiding., , , und . Integr., (2019)Leakage power optimization for clock network using dual-Vth technology., , und . ISCAS, Seite 2769-2772. IEEE, (2008)Evaluating a bounded slice-line grid assignment in O(nlogn) time., , , , , , und . ISCAS (4), Seite 708-711. IEEE, (2003)SIAR: splitting-graph-based interactive analog router., , , und . ACM Great Lakes Symposium on VLSI, Seite 367-370. ACM, (2011)SUALD: Spacing uniformity-aware layout decomposition in triple patterning lithography., , und . ISQED, Seite 566-571. IEEE, (2013)SVM-Based Routability-Driven Chip-Level Design for Voltage-Aware Pin-Constrained EWOD Chips., , , , und . ISPD, Seite 49-56. ACM, (2015)