,

10-315-MHz Cascaded Hybrid Phase-Locked Loop for Pixel Clock Generation.

, , , , и .
IEEE Trans. Very Large Scale Integr. Syst., 21 (11): 2080-2093 (2013)

Метаданные

тэги

Пользователи данного ресурса

  • @dblp

Комментарии и рецензии