( en | de | ru )

 

Disambiguierung von "Wu, Kai-Chiang"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Methodology of Generating Timing-Slack-Based Cell-Aware Tests.

, , , , , , , , und . ITC, Seite 1-10. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kai-Yuan Wu

Chiang Liang

Chiang Mai

Joanna Chiang

Hsin-yi Chiang

 

Weitere Publikationen von Autoren mit dem selben Namen

Contouring Control of Smooth Paths for Multiaxis Motion Systems Based on Equivalent Errors., und . IEEE Trans. Contr. Sys. Techn., 15 (6): 1151-1158 (2007)Layout-Based Dual-Cell-Aware Tests., , , , , , , , , und . VTS, Seite 1-6. IEEE, (2019)Analysis and optimization of variable-latency designs in the presence of timing variability., , , und . DATE, Seite 1219-1224. IEEE, (2017)Clock skew scheduling for soft-error-tolerant sequential circuits., und . DATE, Seite 717-722. IEEE Computer Society, (2010)Highly Uniform All-Vacuum-Deposited Inorganic Perovskite Artificial Synapses for Reservoir Computing., , , , , , , , und . Adv. Intell. Syst., 3 (1): 2000196 (2021)FLORA: Fine-grained Low-Rank Architecture Search for Vision Transformer., , , , , und . CoRR, (2023)Aging-aware chip health prediction adopting an innovative monitoring strategy., , , und . ASP-DAC, Seite 179-184. ACM, (2019)ONNC Compiler Used in Fault-Mitigating Mechanisms Analysis on NVDLA-Based and ReRAM-Based Edge AI Chip Design., , , , , , und . VLSI-DAT, Seite 1-7. IEEE, (2021)FOX-NAS: Fast, On-device and Explainable Neural Architecture Search., , , , , und . ICCVW, Seite 789-797. IEEE, (2021)Fast WAT test structure for measuring Vt variance based on latch-based comparators., , , und . VTS, Seite 1-6. IEEE Computer Society, (2017)