( en | de | ru )

 

Disambiguierung von "Horowitz, Mark"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Interstellar: Using Halide's Scheduling Language to Analyze DNN Accelerators.

, , , , , , , , , , , und . ASPLOS, Seite 369-383. ACM, (2020)ASPLOS 2020 was canceled because of COVID-19..

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Flavio Horowitz

Alexander Horowitz

Pinchas Horowitz

Pinchas Horowitz

Wilhelm Horowitz

 

Weitere Publikationen von Autoren mit dem selben Namen

A Framework for Adding Low-Overhead, Fine-Grained Power Domains to CGRAs., , , , , , , , , und . DATE, Seite 846-851. IEEE, (2020)Energy-Performance Tunable Logic., , und . IEEE J. Solid State Circuits, 44 (9): 2554-2567 (2009)TANGRAM: Optimized Coarse-Grained Dataflow for Scalable NN Accelerators., , , , und . ASPLOS, Seite 807-820. ACM, (2019)False coupling exploration in timing analysis., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 24 (11): 1795-1805 (2005)Timing analysis including clock skew., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 18 (11): 1608-1618 (1999)CMOS Image Sensors With Multi-Bucket Pixels for Computational Photography., , , , und . IEEE J. Solid State Circuits, 47 (4): 1031-1042 (2012)A 0.4-4-Gb/s CMOS quad transceiver cell using on-chip regulated dual-loop PLLs., , , , , , , und . IEEE J. Solid State Circuits, 38 (5): 747-754 (2003)A 700-Mb/s/pin CMOS signaling interface using current integrating receivers., und . IEEE J. Solid State Circuits, 32 (5): 681-690 (1997)A high-speed, low-power 3D-SRAM architecture., , und . CICC, Seite 201-204. IEEE, (2008)A Verilog piecewise-linear analog behavior model for mixed-signal validation., und . CICC, Seite 1-5. IEEE, (2013)