( en | de | ru )

 

Disambiguierung von "Raghavan, Praveen"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Power-aware evaluation flowfor digital decimation filter architectures for high-speed ADCS.

, , , , , , und . SiPS, Seite 151-156. IEEE, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Raghavan Vallur

Praveen Konidala

Paurush Praveen

Sarada Raghavan

Raghavan Chinnadurai

 

Weitere Publikationen von Autoren mit dem selben Namen

Vertical M1 Routing-Aware Detailed Placement for Congestion and Wirelength Reduction in Sub-10nm Nodes., , , , , und . DAC, Seite 51:1-51:6. ACM, (2017)Methodology for operation shuffling and L0 cluster generation for low energy heterogeneous VLIW processors., , , , und . ACM Trans. Design Autom. Electr. Syst., 12 (4): 41 (2007)Exploiting finite precision information to guide data-flow mapping., , , , und . DAC, Seite 248-253. ACM, (2010)Exploration of Soft-Output MIMO Detector Implementations on Massive Parallel Processors., , , , , und . J. Signal Process. Syst., 64 (1): 75-92 (2011)How much cost reduction justifies the adoption of monolithic 3D ICs at 7nm node?, , , , und . ICCAD, Seite 87. ACM, (2016)Energy-Aware Interconnect Optimization for a Coarse Grained Reconfigurable Processor., , , , und . VLSI Design, Seite 201-207. IEEE Computer Society, (2008)Novel energy-efficient scalable soft-output SSFE MIMO detector architectures., , , , , und . ICSAMOS, Seite 165-171. IEEE, (2009)Architectures and Circuits for Software-Defined Radios: Scaling and Scalability for Low Cost and Low Energy., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 568-569. IEEE, (2007)An Energy Aware Design Space Exploration for VLIW AGU Model with Fine Grained Power Gating., , , , , und . DSD, Seite 693-700. IEEE Computer Society, (2011)System-level assessment and area evaluation of Spin Wave logic circuits., , , , , , , und . NANOARCH, Seite 25-30. IEEE Computer Society/ACM, (2014)