( en | de | ru )

 

Disambiguierung von "Núñez-Yáñez, José L."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Workload distribution and balancing in FPGAs and CPUs with OpenCL and TBB.

, , , und . PARCO, Volume 27 von Advances in Parallel Computing, Seite 543-551. IOS Press, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

José Reynoso Núñez

Allan José Lacayo Núñez

José Reyes L

Marco Núñez-Müller

Ismael Núñez-Riboni

 

Weitere Publikationen von Autoren mit dem selben Namen

Sparse and dense matrix multiplication hardware for heterogeneous multi-precision neural networks., und . Array, (2021)Applying data-parallel and scalar optimizations for the efficient implementation of the G.729A and G.723.1 speech coding standards., , , und . SIP, Seite 39-44. IASTED/ACTA Press, (2005)Ultrasonic Levitation with Software-Defined FPGAs and Electronically Phased Arrays., , , , , und . AHS, Seite 41-48. IEEE, (2019)Joint video fusion and super resolution based on Markov random fields., , und . ICIP, Seite 2150-2154. IEEE, (2014)Dynamic Voltage Scaling in a FPGA-based System-on-Chip., , und . FPL, Seite 459-462. IEEE, (2007)Relationship Detection Measures for Binary SoC Data., und . CoRR, (2019)Parallelizing Workload Execution in Embedded and High-Performance Heterogeneous Systems., , , , , , , und . CoRR, (2018)Enabling accurate modeling of power and energy consumption in an ARM-based System-on-Chip., und . Microprocess. Microsystems, 37 (3): 319-332 (2013)Guest Editorial., , und . IET Comput. Digit. Tech., 9 (1): 1-2 (2015)Sparse Matrix-Dense Matrix Multiplication on Heterogeneous CPU+FPGA Embedded System., und . PARMA-DITAM@HiPEAC, Seite 1:1-1:6. ACM, (2020)